PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-156348

(43)Date of publication of application: 29.06.1988

(51)Int.CI.

H01L 23/52 H05K 3/46

(21)Application number : 61-304581

(71)Applicant: FUJITSU LTD

(22)Date of filing:

19.12.1986


(72)Inventor: HASEGAWA HITOSHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To implement high density and high integration, by providing connecting electrodes and internal wirings, which connect the electrodes electrically, on the upper and rear surfaces of semiconductor device chips, coupling said connecting electrodes of the facing semiconductor device chips, and providing a constitution of three-dimensional laminated layers

CONSTITUTION: All surfaces 16-1W16-4 of semiconductor device chips 11-1W11-4 face upward the facing bumps are bonded by a thermocompressing bonding method, electrically connected and mechanically coupled. Semiconductor device parts 13-1W13-4 on the semiconductor device chips 11-1W11-4 are electrically connected to the terminals on a ceramic substrate 12 through the bumps and internal wirings. 4 semiconductor device 10 has a structure, wherein the semiconductor device chips 11-1W11-4 are electrically connected themselves and laminated in three-dimensional four



layers. Thus the high density and high integration of the semiconductor device parts can be implemented.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩日本国特許厅(JP)

① 特許出聞公開

0 公開特許公報(A)

昭63-156348

Olnt, Cl.

識別記号

厅内整理番号

砂公開 昭和63年(1988)6月29日

H 01 L 23/52 H 05 K 3/46 8728-5F Q-7342-5F

響査請求 未請求 発明の数 1 (全4頁)

公発明の名称 半導体装置

②符 頤 昭61-304581

砂出 願 昭61(1986)12月19日

優発 明 君 長 谷 川

神 深川県川崎市中原区上小田中1015番地 富士通株式会社

内

印出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

少代 理 人 弁理士 并桁 具一

明 福 春

7. 発明の名称

半導体軽調 2.特許課家の範囲

* 神体ディバイスチップ(1 1 ー, ~ 1 1 ー。)を、その表面(1 6 ー, ~ 1 6 ー。)及び製面(1 8 ー, ~ 1 8 ー。)に素素用環境(1 5 ー m~ 1 5 ~ a、 1 7 ー m~ 3 7 ー m)を設け目つその内部に上型返回の基础用電停を電気的に結構する内部配配線(2 1 ー m~ 2 1 ー m)を設けた構成とし、

版牛等なダッパィスチップ(111-1~11-・)が相対向する上記様級的電極(15-2~ 15-2、17-2~17-2)同志を私合され で三次元的に発展された構成の単等体質数。

3.兄前の計画な説明

(食型)

本発明の半退4番目は、半退4ディバイスチップローに有気的各級関係を持たせ、半退4ディバイスチップ自4周記を三層以上後置させて、半退

体ディバイスの高器度、高葉級化を図ったもので ある。

(世来上の初川分野)

本党明は、主導体研究に係り、特に主き体ディ バイスチップ国話を推薦してなる半導体を選に関する。

(花束の玫蝶)

- 井寿休ダィパイステップ1、1ac、久々の乳

0.

特開昭63~156348(2)

面9. 9 8 関を交き合わさった状態で、ヘッパンプでも7 8 及び8 と8 3 とがポンディングされて、電気的具つ機械的に環境されて一体化されており、企業に比べて二倍の高気操化が図られている。

し死明が解決しようとする何難点〕

しかし、上記の構成の年本体研設では、半導体ディバイスチップの協類は二階が取成であり、三間以上の協震は不可能であり、第5回に示す以上の高乗額化を図ることは出来ないという問題点があった。

【四項点を解決するための手段】

本見明の事業体質置は、年等体ディバイスチップを、その裏面及び国面に提案用環接を設け且つその内部に上記表質の重要用電板を電気的に解解する内部配割を設けた表現とし、

数半等はディバイスチップが超対点する上記弦 収用電板調志を総合されて三次元的に独国された 構成としたものである。

17-1、17-2 は夫々疾的角 現底としての A U 知のパンプであり、書面 18-r に形成してある。

年得体表版 1 4 - ; にはスルーホール 1 9 - g 。 1 9 - g が少歳してあり、この内部に内部配約 2 0 - g 。 2 0 - g が形成されている。パンプ 3 5 - g と 1 7 - g とは内部配約 2 0 - g により 電気的に私際でれている。パンプ 1 5 - g と 1 7 - g とは内部配約 2 1 - ; により記録されている。 なが、パンプ 1 5 - g 。 1 5 - g 。 1 7 - g は大々接続が必要 なめ 好に配されている。

22-, は絶称的であり、半年外表板14-, の気なあ及びスルーホール19-, 19-2の 内面に形成してある。

他の年準体ディバイスチェア11-2. 11-1.11-4は、上記の半導体チェア11-4と 同様な構成であり、天々対応する部分には高字2. 3.4.21,22.31.32.41.42を 付した同一行為を付しその数明は実際する。

(作用)

牛海はディバイステップ自体がその数面及び風 面の両方の面に電気的指接手段を有するため、接 裏用の特別の部はを使用しなくとも小様体ディバ イスチップ三詞以上の機器が可能となる。

(建油剂)

31 1 18 は木足町の第1支紙例による半級体装置 1 0 を示す。例中、1 1 - 1 ~ 1 1 - 2 は天々年 はダイバイスチップであり、セラミックな板 1 2上に発摘されている。

キ専体ディバイスチップ 1 1 - 1 は、第 2 図に 好せて示すように、半導体ディバイスが 1 3 - 1 が形成された単導体基板 1 4 - 1 よりなる。

15 m m 、 15 m m は 天 々 程 底 前 積 板 と し て の A υ 智 の パンプ で あ り 、 干 準 体 ディ パイ ス 即 13 m m 。 が 形 成 ざ れ た 面 と 角 じ 商 で あ る 表 面 16 m 。 に 形 成 し て あ る 。 干 準 体 ディ パイ ス 即 13 m m と パンプ 15 m m 。 15 m m と の 固 は 配 報 ざ れ て い る 。

半毎体ディバイスチップ 1 1 ~ 。 ~ 1 1 - 。 は、

第1回に示すように、全て復倒 1 8 - 。 ~ 1 6 ~ 。

を上限とした角色で、且つ相対的するバンプ的

変を数圧を広によりボンディングでれて、 定気的
に振程されて目つ頃間的に私会されている。 会 中 事体ディバイス ポーコー。 よの 平 事体ディバイス ポーコー。 に、バンプ 及び内部配数を強してセラミック 駅 街 1 2 上の 場 子(因示でず) と電気的に独称されている。

キ母体製蔵10は、半母体ディパイステップ 11~: ~11~、がこれ自体により電気的に投 級された状態で三次元的に4個に初題された認立 であり、手母体ディバイス部の高密度。科芸抗化 が超られている。

なお、千塚体ディパイステップ11〜, 〜) 1 ー・は、 併入はプリント 3 仮事の他の治具を用いずに観察されており、 半等体装置 1 0 は私小の部品は数で構成されている。

また食牛神体ディバイスチップ17〜, ~11 ・。 は天々予め検索して良品であるもの、みを用

特開昭63-156348(3)

いており、半年体装践10のは最中は高い。

また、各半等体ディバイスチップ 1 1 - 、~ 1 1 - 、 は天に表面 1 6 - 、 ~ 1 6 - 、 を上面 特とされた向きで構造されている。このため、各をなケィバイスチップ 1 1 - 、 ~ 1 1 - 、 について基度での手導体ディバイス部 1 3 - 、 ~ 1 3 - 、 の状態を目標で称其することができ、好な合である。

また、牛導体がイバイステップの積度数は4に 扱うす任意にとることが出来る。

またパンプ15-m。 17-m 名を下位製としてもよく、この集合にはリフローを用いることが 以来、チップ結合質の圧力を越和できる。

取3関及び第4回は天々な見明の第2、第3次 施務による平等体験図30、40を示す、各面中、 第1関に示す構成が分と次質上刃応する部分には 四一行与を付し、その説明は行為する。

第3世の半期体質表30は、よ内をの牛導体ディバイスチップと下のたの半導体ディバイスチップと下のため、半導体ディバイスチップとが促在した場合である。 午等体ディバイスチ

ップトラー、〜11~、は、331 関目のチップ トマー、と前4歳日のチップトトー、とは上ので、 ずる関目のチップトトー。と前3周日のチップ 11~、とは下れぞで点いに最気的に探探された 状態で構備されている。

第4 何の平原体報数4 0 は、上のどのチップと下向さのチップとが交互に並んだ構成である。この半導体報数4 0 は、例えば第1 直目のチップ
1 1 - 1 と第2 面目のチップ 1 1 - 2 とを天々の表面同志を突き合わせて紹合された紹合体 4 1 と、間じく第3 面目のチップ 1 1 - 2 とを死合させた配合体 4 2 とを別例に作り各籍合体 4 1、4 2 について試験を行ない。 見品である稀合体 4 1、4 2 について試験を行ない。 見品である稀合体 4 1、4 2 を車面両声を実さ合わせて結合させて 4 随場面としたものである。

(死明の効果)

本発動によれば、無税用の特別の基础を必要と することなく、しかも表表面の区別なく、どうら の内をでも、年の体ディバイスチップを正次元的

に3種以上報題でき、半導体ディバイスチップの 高部位。高車機化を図ることが出来る。

4. 留面の簡単な説明

第1回は本発明の第1変換例による半等体質器の影響で面向。

第2回は第7回中一の牛婦はディバイスチップ の関西図、

第3回は本女明の第2支施所による下導体質度の成系正面間。

第4回は本見中の第3実施例による牛神体を含 の根所正循環。

第5 関は就来の牛婦体強虐の1 例の断面図である。

色において、

10.30.40 11 2 4 14 14 14 12 1

11~1~11~4 ロボ特体ディバイスフップ、

12ほセラミック呂低、

13~1~13~1 は午申休ディバイス部。

14-1~14~12干净体或症。

15-,~15-e, 17-,~17-e 11/

ンプ.

16-, ~ 16-, 以基施、

78-1~18-44再回。

19-1, 19-2 はスルーホール、

21-1~21-05内压定数、


21は会面配理、

22-1~22-1 以此非形。

41. 42以私会体である。


代理人 异醇虫 并 桁 舀 -

特開昭63-156348(4)




本总域内第2贯和阿比尼与牛等体长型内的新正包图


94 I G




第1図中一の中等体でからスティブの断面図 第2図



本条州の第2 東珠州による中等体表型の映画 至西図 第 3 図



水泉湖 n 最 B 更难对以 k d 予率体配置 n 数 向 正 面 图 % 4 <u>2</u> 0



. . .